7.7 IC SYNCHRONOUS COUNTERS


 

1. Pendahuluan (kembali)

           Pencacah sinkron (synchronous counters) adalah rangkaian digital di mana semua flip-flop di dalamnya dipicu secara bersamaan oleh sinyal clock yang sama, sehingga mampu mengatasi masalah penundaan propagasi (propagation delay) yang biasa terjadi pada pencacah asinkron. Pada subbab 7-7, fokus utama pembahasan adalah mengenai keluarga IC pencacah sinkron seri 74ALS160 hingga 74ALS163 beserta padanan CMOS-nya, yaitu seri 74HC160 hingga 74HC163.

    Keluarga IC ini merupakan pencacah 4-bit (four-bit counters) yang diklasifikasikan ke dalam dua tipe perhitungan, yaitu pencacah MOD-10 atau dekade (tipe 74ALS160 dan 74ALS162) serta pencacah biner MOD-16 (tipe 74ALS161 dan 74ALS163). IC jenis ini dilengkapi berbagai fitur kendali seperti parallel loading untuk memasukkan nilai awal, count enable (ENT dan ENP), serta fitur penghapusan (clear). Pada seri 160 dan 161, fitur clear bekerja secara asinkron (asynchronous clear), sedangkan pada seri 162 dan 163 bekerja secara sinkron terhadap clock (synchronous clear). Selain itu, terdapat juga jenis pencacah up/down (maju/mundur) sinkron seperti IC 74ALS190-191 atau 74HC190-191 yang arah cacahannya dapat diubah dan mudah dirangkai secara bertingkat (cascading) untuk menghitung jangkauan yang lebih besar.

2. Tujuan (kembali)

  1. Memahami prinsip kerja pencacah sinkron 4-bit, khususnya keluarga IC seri 74ALS160-163 dan 74HC160-163.

  2. Menganalisis perbedaan karakteristik keluaran antara pencacah MOD-10 (dekade) dan pencacah biner MOD-16.

  3. Mempelajari fungsi dari berbagai terminal kendali pada IC pencacah, seperti operasi synchronous/asynchronous clear, parallel loading, dan kendali count enable (ENT dan ENP).

  4. Mengoperasikan dan mengamati kerja IC pencacah up/down sinkron (contoh: 74HC190 / 74HC191).

  5. Merangkai beberapa IC pencacah secara bertingkat (cascading) untuk memperbesar batas atau modulus perhitungan.

3. Alat dan Bahan (kembali)

  • Gerbang AND
Jenis pertama adalah gerbang AND. Gerbang AND ini memerlukan dua atau lebih input untuk menghasilkan satu output. Jika semua atau salah satu inputnya merupakan bilangan biner 0, maka outputnya akan menjadi 0. Sedangkan jika semua input adalah bilangan biner 1, maka outputnya akan menjadi 1.



  • Gerbang OR
Jenis kedua adalah gerbang OR. Sama seperti gerbang sebelumnya, gerbang ini juga memerlukan dua input untuk menghasilkan satu output. Gerbang OR ini akan menghasilkan output 1 jika semua atau salah satu input merupakan bilangan biner 1. Sedangkan output akan menghasilkan 0 jika semua inputnya adalah bilangan biner 0.



  • Gerbang XOR
Jenis berikutnya adalah gerbang XOR. Gerbang XOR ini memerlukan dua input untuk menghasilkan satu output. Jika input berbeda (misalkan: input A=1, input B=0) maka output yang dihasilkan adalah bilangan biner 1. Sedangkan jika input adalah sama maka akan menghasilkan output dengan bilangan biner 0.


4. Dasar Teori (kembali)

Full Adder adalah rangkaian kombinasional digital yang berfungsi menjumlahkan dua bit biner (A dan B) beserta satu bit simpanan dari perhitungan sebelumnya (Carry-In atau Cin). Berbeda dengan Half Adder yang hanya memiliki dua input, adanya input Cin memungkinkan Full Adder digunakan untuk penjumlahan bilangan biner multi-bit secara berurutan.
Secara logika, operasi Full Adder menghasilkan dua keluaran utama:
    1. Sum (S): Merupakan nilai hasil penjumlahan. Secara logika dibentuk menggunakan gerbang XOR dengan persamaan Boolean:

    2. Carry-Out (Cout): Merupakan nilai simpanan yang akan diteruskan ke tingkat berikutnya. Dibentuk menggunakan kombinasi gerbang AND dan OR dengan persamaan:

Dalam implementasinya, sebuah Full Adder 1-bit dapat direalisasikan dengan merangkai gerbang logika dasar secara manual (XOR, AND, dan OR), yang pada dasarnya merupakan gabungan dari dua buah rangkaian Half Adder dan satu gerbang penyatu (OR) untuk jalur carry.

5. Prinsip Kerja [kembali]

Prinsip kerja pencacah sinkron pada IC keluarga ini didasarkan pada pemicuan seluruh flip-flop di dalam IC secara serentak (paralel) pada setiap transisi positif (Positive-Going Transition / PGT) dari sinyal clock. Operasi IC ditentukan oleh tingkat prioritas pada pin-pin kendalinya:

  1. Prioritas 1 (Clear): Jika pin Clear (CLR) berlogika LOW, maka output akan di-reset menjadi 0000. Pada tipe 160 dan 161 (Asynchronous Clear), reset terjadi seketika terlepas dari sinyal clock. Pada tipe 162 dan 163 (Synchronous Clear), reset baru terjadi saat tepi naik (PGT) clock berikutnya.

  2. Prioritas 2 (Load): Jika CLR tidak aktif (HIGH) dan pin LOAD diberi logika LOW, maka data yang ada di pin input paralel (A, B, C, D) akan dimasukkan ke output (QA, QB, QC, QD) tepat saat PGT clock berikutnya.

  3. Prioritas 3 (Count Enable): Jika CLR dan LOAD tidak aktif (keduanya HIGH), maka IC akan melakukan operasi pencacahan (menghitung naik) pada setiap PGT clock hanya jika kedua pin enable, yaitu ENT dan ENP, berlogika HIGH. Jika salah satu atau keduanya LOW, status pencacah akan ditahan (hold) pada nilai terakhirnya.

  4. Sinyal Deteksi Batas (RCO): Pin Ripple Carry Output (RCO) akan mengeluarkan logika HIGH ketika hitungan mencapai nilai maksimum (1001 untuk IC MOD-10, atau 1111 untuk IC MOD-16) dengan syarat pin ENT juga dalam keadaan HIGH.

6. Problem [kembali]

Problem 1:
Sebuah rangkaian pencacah sinkron dibangun menggunakan IC 74ALS163 (MOD-16). Rangkaian telah diberikan sinyal clock yang valid secara terus-menerus. Namun, ketika diamati melalui logic probe, output QA, QB, QC, QD diam pada status 0000 dan tidak mau menghitung maju.

Problem 2:
Seorang praktikan merangkai dua buah IC 74HC160 (pencacah dekade MOD-10) secara bertingkat (cascading) untuk membentuk penghitung 0 hingga 99. IC pertama berfungsi baik menghitung 0-9. Praktikan menyambungkan output Q_D dari IC pertama ke clock IC kedua. Namun, sering terjadi "glitch" (hitungan tidak stabil) dan penundaan respons pada IC tahap kedua. tidak mau menghitung maju.

7. Soal Latihan [kembali]               


8. Percobaan [kembali]

Fig 7.17

Fig 7.18



9. Download File [kembali]

Fig 7.16 [Download Disini]

Fig 7.17 [Download Disini]

Fig 7.18 [Download Disini]







Komentar

Posting Komentar

Postingan populer dari blog ini

Gambar
  BAHAN PRESENTASI     MATA KULIAH ELEKTRONIKA 2025 Oleh Niegel Faiz Ramadhan 2410951004 DOSEN PENGAMPU DR. DARWISON, M.T. Referensi  a. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”, Jilid 1, ISBN: 978-602-9081-10-7, CV Ferila, Padang  b. Darwison, 2010, ”TEORI, SIMULASI DAN APLIKASI ELEKTRONIKA ”,Jilid 2,  ISBN: 978-602-9081-10-8, CV Ferila, Padang c. Robert L. Boylestad and Louis Nashelsky, Electronic Devices and Circuit Theory, Pearson, 2013  d. Jimmie J. Cathey, Theory and Problems of Electronic Device and Circuit, McGraw Hill, 2002. e. Keith Brindley, Starting Electronics, Newness 3rd Edition, 2005 f. Ian R. Sinclair and John Dunton, Practical Electronics Handbook, Newness, 2007. g. John M. Hughes, Practical Electronics: Components and Techniques, O’Reilly Media, 2016.
Baca selengkapnya